Integrierte Entwicklungsumgebung zum Design von PCBs, BGAs und MCMs

CR-5000 Board Designer

CR-5000 BD

Der CR-5000 Board Designer vor Zuken ist eine intuitive, integrierte Entwicklungsumgebung für das Design von PCBs, BGAs und MCMs. Board Designer führt den Anwender über eine Standard-Benutzeroberfläche von der Schaltungsentwicklung über das Floorplanning, die Platzierung und Entflechtung bis hin zur Analyse und Fertigung durch den gesamten Prozess. Im gesamten Design-Prozess gleich bleibende und dynamisch verbundene Regeln sorgen für Flexibilität und Konsistenz.

Vorteile

  • Einheitliche, intuitive Umgebung für einen kohärenten Design-Ansatz mit einfach miteinander verknüpften Tools und gemeinsamer Datenbank- und Bibliothekennutzung.
  • Regelbasiertes Design für exakte Resultate
  • Optimierte Kombination von automatischen, halbautomatischen und interaktiven Funktionen zur Maximierung der Design-Produktivität
  • Design-Aufteilung für eine vereinfachte intelligente, gleichzeitige Entwicklung – insbesondere sinnvoll bei großen oder komplexen Produkten und zur Wiederverwendung bewährter Schaltungen
  • Wiederverwendung von Schaltungsblöcken spart Zeit

ArburgDass wir die Steuerungstechnik für unsere Spritzgieß- maschinen selbst entwickeln und produzieren, ist für ein Maschinenbauunternehmen eher untypisch. Dadurch besitzen wir aber inzwischen ein äußerst umfangreiches Know-how, das es uns erlaubt, gemeinsam mit unseren Kunden praxisnah und kompetent die jeweils effi zienteste Lösung zu erarbeiten.

Werner Faulhaber, Abteilungsleiter, Entwicklung Elektrotechnik
Arburg

CR-5000 Board Designer: Wiring probability - SCREENSHOTFloorplanning und Routing

Dieses Werkzeug ermöglicht das Floorplanning einzelner Bauteile und Gruppen für eine bestimmte Platinenseite, auf der die Komponenten platziert werden sollen. Diese Informationen werden zusammen mit Komponenten- und Netzinformationen mit Design Gateway verknüpft.
Die Eingabe der Verdrahtung wird vereinfacht, da Verrundungen und Kreisbogenformen gleichzeitig erzeugt werden können. Verdrahtung und Oberflächenformen werden ich Echtzeit verteilt. Online Design Rule Checks (DRC) berücksichtigen Resist-Strukturen und sorgen für potenzialgleiche Netze.

Nicht verbundene Netze können automatisch erkannt und während des interaktiven Routings ausgewählt werden. Eine automatische Busverdrahtungs- und -bearbeitungsfunktion erkennt im Vorfeld Netze, die sich für eine Busverkabelung eignen. Platzierungs- und Verdrahtungsinformationen können für eine weitere Verwendung im Design automatisch kopiert werden, sobald eine Komponente verschoben wird. Unter fortwährender Berücksichtigung der virtuellen Verdrahtungslänge kann die optimale Position ermittelt werden. Es wird auch eine Komponentenverschiebung und -neuverdrahtung nach der Platzierung unterstützt.

CR-5000 Board Designer: Placement & Wiring optimum location - SCREENSHOTBauteile können gruppiert werden. Durch Erzeugen einer Gruppenregion können Vorab-Platzierungs- und Komponenten Design Rule Checks unter Berücksichtigung der Verdrahtungsblöcke durchgeführt werden.

Die den Netzen und Komponenten zugewiesenen Daten werden in Echtzeit in einem entsprechenden Dialogfenster bestätigt. Zudem werden während der Verdrahtung und Neupositionierung die maximal und minimal zulässigen Verdrahtungslängen grafisch angezeigt.

Bei der Verdrahtung nach der Platzierung der Bauteile wird in Echtzeit die Netzdichte angezeigt. Der Grad der Umwege kann bei der Berechnung der virtuellen Netzlängen angegeben werden. Dadurch sind Prüfungen unter Bedingungen möglich, wo angenommen wird, dass die tatsächliche Verdrahtung bereits erfolgt ist. Außerdem wird bei der Verschiebung von Komponenten die Netzdichte fortwährend kontrolliert.

Auch wenn in Schaltbild keine Bypass-Kondensatoren angegeben sind, ist eine Batch-Generierung in der Nähe des entsprechenden IC möglich. Eine Batch-Generierung ist auch für Verrundungen, Abschirmungsstrukturen, Oberflächenstrukturen und dergleichen verfügbar. Entsprechende Parameter zur Spezifizierung u. a. des Bogenradius und der Verbindungskomponenten lassen sich detailliert setzen. Mittels Batch-Generierung können zusätzliche Durchkontaktierungen (Vias) zur Senkung der Stromversorgungs- und Masseimpedanz erzeugt werden. Zudem lassen sich verschiedenste Bemaßungslinienstrukturen für Länge, Winkel, Durchmesser, Steigung usw. generieren sowie Positionen, Pfeilformen und Wiederholungseingaben spezifizieren.

Während des interaktiven Design-Prozesses können Gerber-Daten, HP-GL/HP-GL2-Plotterdaten, Ebenendaten aus separaten PCB-Daten und ähnliche Informationen ausgelesen werden.

Teambasiertes Design

Durch die Festlegung von Regionen auf einer Leiterplatte und deren Unterteilung mit korrekten Anschlussinformationen können mehrere Entwickler an den Regionen arbeiten. Zudem wird die Konsistenz der Design-Informationen der Platine sichergestellt. Eine Design-Aufteilung ist auch im Kopiermodus möglich. Design File Manager stellt die aufgeteilten Daten in einer hierarchischen Ansicht dar. Über eine Überwachungsfunktion sind die Entwickler stets darüber informiert, welche Dateien gerade von anderen Entwicklern geöffnet sind. Während der Aufteilung lassen sich Anschlüsse erzeugen, die die Verbindungspunkte der aufgeteilten Abschnitte angeben.

Bei der Erweiterung ist es möglich, eine Vielzahl verschiedener Optionen u. a. bezüglich der Integration von Oberflächen, dem Erhalt von Flächenbedingungen und den zu erweiternden Layern zu spezifizieren.
 

Build-up Technology: 3D Viewer - SCREENSHOTAufbautechnologie

Aufbautechnologien zur Reduzierung der Lagenanzahl und Erhöhung der Platinendichte werden über spezielle Befehle und Bibliotheken mit Layer-Konfigurationen, Vias und Abstandsregeln unterstützt. Der Build-Up Rule Editor ist ein spezielles visuelles Bearbeitungswerkzeug zur Festlegung von Vias- und Abstandsregeln für Aufbauplatinen. Zudem sorgt eine entsprechende Prüffunktion für eine korrekte Erzeugung von Doppel-Vias zur Verbindungsverstärkung oder Erhöhung der Strombelastbarkeit. Für Aufbauplatinen wird über einen optionalen, webbasierten Programmdienst eine Bibliotheksdatei mit Spezifikationen zu Layer-Konfigurationen, Vias und Abstandsregeln von einer Reihe von Platinenherstellern bereitgestellt.

Der 3D-Viewer/Editor in CR-5000 Board Designer gestattet die Verschiebung und Änderung von dreidimensional dargestellten Vias. Die 3D-Viewer-Funktion von BD gestattet die wahlweise Darstellung eines Designs in jeder Stufe in 3D. Dadurch kann der Anwender durch das Design in die inneren Lagen/komplexen Bereiche hineinsehen. Damit eignet sich diese Funktion ideal für HDI-Leiterplatten/dicht gepackte Multilayer-Platinen.

 

Embedded-Bauteile-Design

Dieses Modul unterstützt Designs mit Bauteilen, die zwischen Platinenlagen liegen. Diese Technik ist nicht nur platzsparend, sondern sie verbessert auch das elektrische Verhalten hinsichtlich der Signalintegrität und des EMV-Verhaltens insbesondere bei Highspeed-Schaltungen. Bei der Verschiebung von Komponenten kann die Platzierungsseite auf der Leiterplatte genauso gewählt werden wie die Lagenposition. Design Rule Checks berücksichtigen sowohl die Dicke der Kupferschicht als auch die Dicke des Isolators. Die Prüfungen können durchgeführt werden, nachdem Beschränkungen hinsichtlich der Platzierungsseite für jede Innenlage festgelegt wurden.

 

CR-5000 Board Designer: Placement DRC - SCREENSHOTDesign Rule Check für Platzierung

In CR-5000 Board Designer sind auch für die Platzierung der Bauteile entsprechende Design Rule Checks (DRCs) verfügbar. Dabei können sowohl die Abstände zwischen Bauteilen als auch die Platzierungsseiten und Winkelbeschränkungen überprüft werden. Zudem ist in der Floorplanning-Phase eine Überprüfung der für ein Netz festgelegten maximalen Verdrahtungslänge möglich. Die Prüffunktionen sind so konzipiert, dass sie die sich ständig verändernden PCB-Spezifikationen unterstützen.

Es werden sowohl umfassende Prüfungen von potenzialgleichen Netzen entsprechend der PCB-Spezifikation als auch Prüfungen von Verdrahtungslängen, Topologie und anderen bei Highspeed-Platinen wichtigen Faktoren unterstützt.

Batch-Prüfungen können für Resists, Seidenrasterdruck-Elemente (Silkscreen-Elemente) und eine Vielzahl anderer in Bezug auf die Fertigungsdaten relevanter Elemente durchgeführt werden.

Die Verwaltung der Prüfdaten und Bezugnahme von Fehlerdaten ist unkompliziert und effizient. Durch Klicken auf einen Fehlerbericht wird der zugehörige PCB-Bereich für eine visuelle Bestätigung hervorgehoben. Die Fehlerdaten können um Statusinformationen und Kommentare erweitert werden.

Physische HF-Systementwicklung und -Prüfung

CR-5000 Board Designer bietet ebenfalls die interaktive Integration mit ADS von Agilent Technologies. Das Werkzeug erlaubt eine Layoutdaten-Umwandlung, bei der verteilte gleichbleibende Schaltungen erzeugt werden, indem für das ausgewählte Layout Verbindungen in Übertragungsstrecken umgesetzt werden. Auch die Konvertierung der Layout-Geometrie für EM-Feld-Simulationen wird unterstützt.