Design Force Advanced Packaging

Komplexität hoher Pincounts unter Kontrolle bringen
Menu

IC Package Design mit CR-8000

Design Force bietet eine intuitive, integrierte Umgebung für die Entwicklung von Single- und Multi-Die-Packages für Wire-Bond, Flip-Chip und High-Density Advanced Packaging. Konstrukteure können Ihre Arbeit frühzeitig mit dem Einlesen von Chip- und Gehäusedaten aus der Bibliothek beginnen, sie können Daten aus IC-Layoutwerkzeugen wiederverwenden und sie können die Vorteile der parametergestützten Assistenten nutzen, um die Erstellung des Systems zu rationalisieren.

Eine durchgängige Umgebung

Eine einheitliche Umgebung für die Bearbeitung von Chip-Scale-Packaging (CSP), Multi-Chip-Modulen (MCMs) und Systems-in-Package (SiP).

Automatisierte Ball-Grid Pinbelegung mit der Fähigkeit, komplexe Entflechtungsmuster zu optimieren.

Machbarkeitsstudien mit erweiterten Fan-Out/Fan-In und Autorouting-Funktionen zur Optimierung der Anzahl der Package Layer

2,5/3D-Stacking-Strukturen könne in jeder Konfiguration bearbeitet werden: gestapelt, benachbart, Zwischenlagen (Interposer), oder als Wire-Bond und Flex-Chip-Packages.

Video Demo

Play 1:20 Play 5:19 Play 1:30

Eine integrierte Umgebung für das Design von Single- und Multi-Die-Packages

Mit der nativen 3D-Plattform von Design Force können dicht gepackte Verbindungsstrukturen für Wire-Bond oder Flex-Chip-Packages einfach und sicher implementiert und verwaltet werden, so dass mit der Embedded-Component-Technologie fortschrittliche Packaging und Moduldesign realisiert werden können.

Eine Lösung für Designs mit hoher I/O-Zahl

Die Flip-Chip-Methode wird häufig für Designs mit hoher I/O-Zahl verwendet. Diese Methode reduziert die Induktivität erheblich, ermöglicht hohe Signalgeschwindigkeiten und verfügt über bessere Wärmeleiteigenschaften.

Gestaltung von Redistribution Layers

Redistribution Layers (RDL) werden verwendet, um I/O-Pads mit Lötpunkten zu verbinden. Probleme mit RDLs entstehen, wenn eine einzelne Schicht trotz manuellem Routing nicht ausreicht, um das Routing für ein großes Design abzuschließen, da die Platzierung der Ein- und Ausgänge nicht optimal ist. Daher ist in Systemen mit mehreren Die-Packages und Flip-Chips das Routing Redistribution Layer (RDL) der Schlüssel zu optimalen Packaging

Machbarkeitsstudien

Um ein leistungsfähiges und kosteneffizientes Chip-Package-Board-System zu realisieren, ist eine frühzeitige Machbarkeitsanalyse unerlässlich. Nur so können physikalische Randbedingungen an die elektrischen Anforderungen angepasst werden. Die physikalischen Beschränkungen (Constraints) werden genutzt, um die Gesamtlänge der RDL-Leitungen zu minimieren, während die elektrischen Anforderungen verwendet werden, um ein korrektes Verhältnis von Signalleistung, geringen Stromverbrauch, reduzierter Induktivität und geringeren thermischen Effekten sicherzustelle

Fan-in/Fan-out-Routing

Konstrukteure können eine breite Palette interaktiver und automatischer Routingtools nutzen, um den Aufwand für die Durchführung des Fan-in/Fan-out-Routings, der automatischen Ball-Grid-Zuweisungen auf dem Package und des Routings zu reduzieren.

Schnittstellen zu Best-in-Class CAE-Tools

Design Force Advanced Packaging unterstützt die Integration von Best-in-Class-Tools von Partnern wie ANSYS, AWR, Agilent und Synopsys für RF, Full Wave FD/TD, Power Integrity sowie thermische Extraktion und Analyse. Design Force beinhaltet auch eine native EMI-, Signal- und Spannungsintegritätsanalyse zur Vermeidung von Konstruktionsfehlern.

Dienstprogramme und Assistenten (Wizards)

Design Force Advanced Packaging enthält eine Reihe von Dienstprogrammen und Assistenten, die dabei helfen, Wire-Bond-Profile, Bond-Pad-Platzierung, Multi-Die- oder Bond-Pad-Verbindungen zu definieren und das Stacking von ICs mit Online-Design und Manufacturing-Regelprüfungen zu verwalten.

Haben Sie eine Frage? - Kontaktieren Sie Zuken

Für weitere Informationen darüber, wie Zuken Ihren Designprozess unterstützen kann, kontaktieren Sie Zuken
Kontaktieren Sie uns