2D/3D Chip-Package-Board Co-Design

Chip-, Package- und PCB-Design in einer durchgängigen 3D-Umgebung

CR-8000 Design Force

Zusätzlich zu den hochentwickelten Funktionen für das PCB-Layout bietet Design Force die Möglichkeit des Co-Designs von Chips, Gehäusen und Leiterplatten, so dass ein hierarchisches 3D-Design in Echtzeit ermöglicht wird. Auf diese Weise können Entwicklungsteams parallel jede beliebige Kombination aus fortschrittlichen Stack-Düsen, Gehäusen und Leiterplatten erstellen.

Multi-Board Constraint Browser zum Anzeigen und Analysieren von Verbindungen auf Systemebene

Automatische Zuordnung von Ball-Grid Kontakten mit der Fähigkeit, komplexe Routingmuster zu optimieren

Eine durchgängige Entwicklungsumgebung für Hochgeschwindigkeitsdesigns mit Constraint-Management und SI- und PI-Analyse

Leistungsstarke Routing-Werkzeuge für schnelle Machbarkeitsstudien und detaillierte RDL- und Bump-Muster für Signalpfade und Strom- und Masse-Netze

Chip-Package-Board Co-Design

Ein ganzheitliches System-Co-Design berücksichtigt die Interaktion zwischen Chip-, Gehäuse- und Board-Daten, um Komplexität, Größe und Kosten des Gesamtsystems zu reduzieren.

Sehen Sie CR-8000 Design Force Co-Design in Aktion

Play 1:20 Play 5:19

Product Features

2.5/3D IC Design

Design Force Chip-, Package- und Board-Co-Design bietet eine technologiegerechte Designumgebung für die Implementierung von herkömmlichen wie innovativen Designstrukturen wie Die + Package + PCB, SiP, PiP sowie Interposer + TSV.

Unified IC, packaging and PCB design

Design Force Chip-Package-Board Co-Design bietet eine einheitliche Umgebungslösung für maximale Systemoptimierung.

Interface to best-in-class CAE tools

Design Force unterstützt die Integration in führende Analysetools von Partnern wie ANSYS, AWR, Agilent und Synopsys für RF, Full Wave FD/TD, Power Integrity sowie thermische Extraktion und Analyse. Dies ermöglicht es Designern, wichtige Probleme frühzeitig im Designprozess zu lösen.

Optional

Erweiterungen für Design Force

Scenario EX

Post-Layout-Extraktion von einzelnen und gekoppelten (Crosstalk) gerouteten Leiterbahnen; What-if-Analyse; Querschnittsansichten von Leiterbahnen

Design Force SI

Eine Simulationsumgebung für die Analyse der Signalintegrität nach dem Layout

Graphical Pin Manager

Eine leistungsstarke PCB-FPGA Co-Design-Umgebung, die den Austausch von I/O- und Constraint-Informationen zwischen PCB-Designs und FPGA-Designs ermöglicht

PI/EMI Analysis Module

Eine Simulationsumgebung für Power Integrity (AC-Impedanz und Entkopplungseffekt, DC-Spannungsabfall, Stromanalyse) und elektromagnetische Störungen (EMV-Vollausschirmung, Differenzmodus, Gleichtakt, Strombusrauschen)

Current Density Check

Schnelle und einfache Überprüfung der Stromdichte einer Layoutstruktur auf ein bestimmtes Maximum

Haben Sie eine Frage? - Kontaktieren Sie Zuken

Für weitere Informationen darüber, wie Zuken Ihren Designprozess unterstützen kann, kontaktieren Sie Zuken
Kontaktieren Sie uns

Chip-Package-Board Co-Design with CR-8000 Design Force