CR-5000 Bibliotheks-Werkzeuge

CR-5000 - Library - Screenshot

Component Designer

Bauelemente mit einer Vielzahl von Pins, wie FPGAs oder CPLDs können auf einfache Weise in Tabellenform angelegt, oder aus Daten des Herstellers mittels konfigurierbarer Regeln erzeugt werden. Symbole werden automatisch aufgrund der Bauteil-Attribute und Pin-Definitionen erzeugt, somit ist manuelles Zeichnen der Symbole nicht erforderlich.

Pin-Definitionen können als ASCII oder CSV-Dateien importiert werden. Der Export von erzeugten Bauteildaten erfolgt über dieselben Formate oder von bestehenden Bibliotheken. Ein Design Rule Check ist verfügbar um sicher zu stellen, dass die benötigten Informationen für die Symbolerzeugung und den Import in die Bibliothek verfügbar sind. Pin-Definitionen können zudem im Pin Browser in Tabellenform editiert werden.

Für ASICs und FPGAs können beliebig geteilte logische Symbole erzeugt werden. Diese Symbol-Aufteilung ermöglicht bessere Lesbarkeit und Verständnis des Signallaufs im Schaltplan. Diese Symbole können in System Designer genutzt werden, und durch die Netzlistenausgabe, sowie den bidirektionalen Datenaustausch, bleibt die Konsistenz mit System Designer gewahrt.

Es besteht eine direkte Integration in führende ASIC/FPGA Design-Umgebungen, sowie Unterstützung für den Datenaustausch mittels Verilog und VHDL. Auf diese Weise können auch Vorlagen aus Symbol-Daten und Pin-Definitionen erzeugt werden. Component Designer beinhaltet den Support von bidirektionalem Austausch zwischwen Altera,Xilinx und Lattice mit anbieterspezifischem Pin Report-Formaten und Pin Constraint-Dateien können in Werkzeuge zur logischen Synthese, z. B. Synplicity, als Synthese-Randbedingungen exportiert werden.

Wire Bond Generator

Bauelemente CR-5000 ermöglicht die Entwicklung von modernsten IC-Packages in Wire-Bond, Flip-Chip, oder 3D-Mounting Technologie. Für Multi-Chip und Stacked-Die Packages wird die automatische Erzeugung, Optimierung und das Editieren von Bond-Shells unterstützt. Dies beinhaltet die Festlegung von Randbedingungen für die Generierung von Chips, Wire-Bond Anschluss-Pads, Erdungsringen und Formen. Direktes Bonden zwischen Chips, mehrfaches Bonden auf Anschluss-Pads, sowie weitere Arten des Bonden werden unterstützt. Während der automatischen Erzeugung von Bond-Shells wird die Position für die minimale Bond-Länge automatisch ermittelt, und als Vorschau in Echtzeit angezeigt. Interaktives Editieren von Bond-Shells wird ebenfalls unterstützt, so das Einfügen, Löschen, Verschieben und Ausfächern, sowie die Angleichung der Abstände.

Library Searcher/Viewer

Für die Suche nach Bauteilen können vielseitige Suchkriterien festgelegt, und die Suchergebnisse als Liste gespeichert oder an andere Werkzeuge weitergereicht werden. Bauteildaten können in einem Viewer grafisch dargestellt und als Datenblätter in verschiedenen Formaten ausgedruckt werden.