Design Force Advance SI - Analysis Results Viewer

Signal Integrity Analyse

Eine umfassende PCB-Signal-Integrity Simulations- und Analyseumgebung
Menu

Design Force SI Advance

Design Force SI Advance vereint eine Reihe innovativer, Funktionalitäten die Ihre Möglichkeiten im Bereich der Signalintegritätsanalyse erheblich erweitern. Mit diesem neuen Paket werden alle Aspekte der Signalintegrität von der Analyse und Optimierung von Leitungs-Impedanzen durch einen Field-Solver bis zur IBIS-AMI-Analyse von SerDes-Kanälen abgedeckt. Technische Highlights sind dabei u.a.:

MultiCore-CPU-Unterstützung für effiziente Simulationen auch komplexer Fragestellungen.

64-Bit-Rechenarchitektur für die Handhabung großer Datensätze und zur Unterstützung der Parallelverarbeitung

KI/Machine Learning unterstützte S-Parameter-Modellierung (Vector-Fitting)

Signal Integrity Simulation

Die leistungsstarken Simulationswerkzeuge von Design Force SI Advance bieten eine Vielzahl von Vorteilen, die sicherstellen, dass Ihre Elektronikprojekte erfolgreich sind und die Signalintegrität bei jedem Schritt des Designprozesses gewährleistet ist.

Constraining und Topologieplanung in der Pre-Layout-Phase

In der wichtigen Pre-Layout-Phase eines High-Speed Designs empfiehlt es sich, alle relevanten -Constraints (z.B. Impedanzvorgaben oder Laufzeitrelationen, sog. Skew) zu definieren und die Verdrahtungsreihenfolge (Topologie) kritischer Netze (z. B. für Double-Datarate Speicher) zu optimieren. Diese frühzeitige Planung legt den Grundstein für ein robustes physikalisches Design, reduziert kostspielige Fehler im weiteren Verlauf und stellt durch die Vermeidung von Iterationen sicher, dass Ihr Projekt im Zeitplan bleibt.

Design Force Advance SI - Constraint Browser

Impedanzplanung mit integriertem EM-Fieldsolver, der verlustbehaftete Übertragungsleitungen, Fertigungstoleranzen und auch den Effekt der Materialrauhigkeit des Kupfers unterstützt

Unser integrierter Field Solver unterstützt verlustbehaftete Leitungsmodelle und versetzt Sie in die Lage, die Impedanz Ihrer Signal-Leitungen genau zu planen. Eine Toleranzanalyse und die enthaltene umfangreiche Materialdatenbank runden diese Funktionalität ab. Dieser Ansatz unterstütz das Einhalten der Vorgaben aus den Design-Regeln und maximiert die Leistungseigenschaften und stellt sicher, dass Ihre Designs auch höchsten Ansprüchen genügen.

Signal Integrity Analyse

Schnelle interaktive Time-Domain-Simulation

Die schnelle interaktive transiente Simulation bietet präzise Timing-, Reflexions- und Crosstalk-Analysen. Durch das schnelle Identifizieren und Beheben potenzieller Signalintegritätsprobleme sparen Sie Zeit und Ressourcen.

Umfassendes Simulation Library Modell-Management

Die effiziente Verwaltung Ihrer Bibliothek mit einer breiten Palette von unterstützten Modellformaten (IBIS, SPICE, S-Parameter) gewährleistet den effizienten Zugriff auf die erforderlichen Informationen für eine genaue Signalintegritätsanalyse.

Design Force Advance SI - Crosstalk Estimate Report
Analyse des Übersprechens (Crosstalk) in gekoppelten Strukturen

CR-8000 Design-Force ermöglicht ein schnelles Crosstalk-Screening auf der Grundlage der Field-Solver-Ergebnisse und den zugewiesenen Bauteilmodellen (siehe auch: Design-Force Crosstalk Estimation Report). Identifizierte Problembereiche können im Layout visualisiert werden. Darüber hinaus kann eine detaillierte transiente Crosstalk-Simulation durchgeführt werden, um Kopplungsprobleme proaktiv zu entschärfen und die Signalintegrität zu gewährleisten.

Verwendung von SPICE- und S-Parameter-basierten Modellen im Zeitbereich

Die Unterstützung der Nutzung von SPICE- und S-Parameter-basierten Modellen in transienten Simulationen bietet vielseitige Modellierungsoptionen für Ihre Signalintegritätsanalyse.

IBIS Buffer Models

By utilizing IBIS buffer models, your analysis becomes highly compatible with industry standards, ensuring seamless integration into your workflow and adherence to established norms. The support of Power-Aware IBIS models allows to include effects like SSN (Simultaneous Switching Noise) in your analysis.

Design Force Advance SI - Parameter Sweeps
Optimierung der Signaltopologie mit Hilfe von Parameter-Sweeps

Mit der Parameter-Sweep-Funktionalität können Sie Topologiestrukturen optimieren, um spezifische Anforderungen an das Schaltverhalten zu erfüllen und die optimale Leistung für verschiedenen Szenarien zu gewährleisten.

S-Parameter-Modellierung auf der Grundlage von AI und maschinellem Lernen

Die Verwendung von S-Parameter-Daten in der Zeitbereichssimulation erfordert die Transformation vom Frequenzbereich in den Zeitbereich, dies erfolgt durch einen Vector-Fitting Ansatz.. Die Bestimmung der optimalen Fitting-Parameter und das Erkennen der dem S-Paramter zugrunde liegenden Bauteil-Eigenschaften wird durch Machine-Learning-Technologien unterstützt, um die optimalen Anpassungsparameter für die betreffende Struktur zu ermitteln und so eine Konvergenz der Simulation sicherzustellen

Automatischen Timing-, Skew- und Signalintegritätsmessergebnisse erlauben SI-Design Review

Durch eine Prüfung der Ergebnisse der automatischen Timing-, Skew- und Signalintegritätsmessungen wird Ihnen ein detaillierter Einblick in das Verhalten Ihres Designs ermöglicht

Untersuchung der Auswirkungen von Fertigungstoleranzen und Materialeigenschaften

Die Berücksichtigung der Auswirkung von Fertigungstoleranzen und den Materialeigenschaften ermöglicht es Ihnen, ein umfassendes Verständnis dafür zu erlangen, wie sich diese auf das Signalintegritätsverhalten auswirken. Mit diesem Wissen können Sie qualifizierte Designentscheidungen für eine erhöhte Zuverlässigkeit treffen.

Design-Force-Advance-SI---Configuration-Editor---Manufacturing-tolerances

Eye-Pattern-Analyse

Design Force Advance SI - Analysis Results Viewer

Eye Pattern Analyse für parallele Busse und serielle Verbindungen

Die Visualisierung der Signalqualität mit der Eye-Pattern-Analyse (Zeitbereichssimulation) bietet ein detailliertes Bild des Verhaltens Ihres Designs sowohl für parallele Busse als auch für serielle Verbindungen.

Prüfung von Setup- und Hold-Vorgaben

Durch die Überprüfung des Setup- und Hold-Timings anhand von Eye-Pattern Ergebnissen und entsprechenden Complaince-Masken können Sie sicherstellen, dass Ihre Signalübertragung zuverlässig ist und auch die Timing-Anforderungen erfüllt.

Design Force Advance SI - Eye Mask Definition

Definition und Messung von Eye Masks

Mit Hilfe von Augenmasken können Sie Signal-Standards (z.B. USB, PCI-Express, DDR) für die Signalqualität festlegen und Ihre Signale entsprechend bewerten. Dieser Prozess dient als Qualitätssicherungsschritt, der überprüft, ob Ihr Design die vordefinierten Kriterien erfüllt.

TDR-Analyse

Eye Pattern Analyse für parallele Busse und serielle Verbindungen

Die Visualisierung der Signalqualität mit der Eye-Pattern-Analyse (Zeitbereichssimulation) bietet ein detailliertes Bild des Verhaltens Ihres Designs sowohl für parallele Busse als auch für serielle Verbindungen.

Design Force Advance SI - TDR Analysis Options

Prüfung von Setup- und Hold-Vorgaben

Durch die Überprüfung des Setup- und Hold-Timings anhand von Eye-Pattern Ergebnissen und entsprechenden Complaince-Masken können Sie sicherstellen, dass Ihre Signalübertragung zuverlässig ist und auch die Timing-Anforderungen erfüllt.

Design Force Advance SI - Analysis Results Viewer DDR

S-Parameter Analyse

Design Force Advance SI - Analysis Results Viewer - S-Parameter Analysis

S-Parameter-Berechnung für die Optimierung von Verbindungen bis zu 15 GHz

Die Berechnung von -S-Parametern für die Optimierung von Verbindungen unterstützt den Frequenzbereich bis 15 GHz.

Untersuchung von Mixed-Mode-S-Parametern

Die Analyse von Mixed-Mode-S-Parametern erlaubt ein umfassendes Verständnis des Signalverhaltens und hilft potenzielle Probleme zu beheben.

Erzwingen der S-Parameter Kausalität

Die Kausalität in der S-Parameter-Analyse kann bei Bedarf erzwungen werden, um die Genauigkeit und Zuverlässigkeit der Simulationsergebnisse zu gewährleisten.

Exportieren von S-Parameter-Daten

Der Export von S-Parametern in das Touchstone-Standardformat ermöglicht die nahtlose Integration mit anderen Simulationswerkzeugen oder das Einlesen in Messtechnik zum Vergleich Simulation-Messung und rationalisiert die Zusammenarbeit im Team.

IBIS-AMI Analyse

AMI-Simulation für die Optimierung von Gigabit-SERDES-Kanälen

Mit Hilfe der AMI-Simulation können Gigabit-SERDES-Kanäle optimiert werden, um die Zuverlässigkeit der Datenübertragung zu gewährleisten und das Fehlerrisiko zu verringern.

Berechnung der Bitfehlerrate (BER)

Die Berechnung des Bitfehlerverhältnisses (BER) gewährleistet die Überprüfung, ob eine fehlerfreie Kommunikation im Kanal gewährleistet ist und ist ein Maß für eine zuverlässige Performance.

Charakterisierung serieller Verbindungen (S-Parameter, Übertragungsfunktion, Impulsantwort)

Die Charakterisierung serieller Verbindungen einschließlich der Analyse von S-Parametern, der Übertragungsfunktion und der jeweiligen Impulsantwort bietet einen ganzheitlichen Überblick über die Leistung Ihres Kanals.

Berücksichtigung verschiedener Arten von Jitter (TX und RX)

Mit Jitter wird die zeitliche Verzögerung des Schaltzeitpunktes von ICs bezeichnet, Jitter stellt eine Störung da die sich u.a. durch das Schließen der Augendiagramme äußert. Die Berücksichtigung verschiedener Arten von Jitter (deterministischer Jitter, zufälliger Jitter) sowohl im Sende- (TX) als auch im Empfangspfad (RX) stellt sicher, dass Ihr Design Jitter tolerieren und die Signalintegrität aufrechterhalten kann.

Visualisierung von Eye-Patterns und Bathtub-Kurven

Die Visualisierung von Augendiagrammen und Bathtub (Badewannen)-Kurven ermöglicht eine präzise Beurteilung der Übertragungsqualität und Zuverlässigkeit.

Design Force Advance SI - Analysis Results Viewer - Eye Pattern Bathtub Curves

Nutzerfreundliche Parametrisierung von AMI-Simulationen

Die unkomplizierte Parametrisierung der AMI-Modellparameter beschleunigt Ihren Simulationsprozess und erhöht die Nutzerfreundlichkeit.

Vermessen von Augendiagrammen

Durch die Messung der Augenöffnungen und des Signal-Rausch-Verhältnisses (SNR) können Sie die Signalqualität quantifizieren und die Fehlertoleranz der Übertragung bewerten, um so sicherzustellen, dass Ihr Design die Leistungsanforderungen erfüllt.

Design Force Advance SI - Analysis Results Viewer - Measure Eye Openings

Erfahren Sie, wie Sie von CR-8000 profitieren können

Erhalten Sie eine auf Ihre Unternehmensanforderungen zugeschnittene Demo.
Evaluierungsanfrage für CR-8000

Related Resources

High-speed PCB Design Simulation Analysis
  • Webinare
Juli 10, 2023
High-Speed Design mit CR-8000 Analysis Advance
Webinare, Design Force, Signalintegrität, Power-Integrity, EMV
high-speed-pcb-design-zuken-us-1510x731-1-510x310
  • Webinare
Juli 10, 2023
DDR4 Masterclass

Dieser Vortrag ist keine Einführung in die DDR4-Technologie, sondern zeigt die Vorgehensweise bei der Implementierung von DDR4-Speicherschnittstellen mit Zuken CR-8000 von der Konzeptionsphase bis zur physischen Platzierung und Verlegung sowie der Validierung für SI und PI.

Read now
high-speed-pcb-design-zuken-us-1510x731-1-510x310
  • Webinare
Juli 10, 2023
Best-Practice PCB Design and Analysis Techniques for Advanced Technologies
Webinare, Signalintegrität, Power-Integrity, EMV
Figure-5-serdes-link-simulation-1024x474-1-510x217
  • Webinare
Juli 22, 2022
Analyse- und Constraint-gesteuerte Baugruppenentwicklung - SerDes Übertragungsstrecken mit CR-8000

Am Beispiel der Analyse von SerDes Übertragungsstrecken wie PCI-Express,  SATA oder USB3 erläutert unser Experte Ralf Brüning die Methodik einer Analyse- und Constraint-gesteuerten Baugruppenentwicklung mit CR-8000 Design Force.

Jetzt ansehen!
signal1022x480-510x310
  • Webinare
August 13, 2021
Lösungsansätze für die Herausforderungen von LPDDR4-Technologie

Der Trend zu Anwendungen mit geringerem Stromverbrauch stellt  Leiterplattendesigner vor neue Herausforderungen. Die engen Toleranzen für Timing und Spannung erfordern einen ganzheitlichen Entwurfsansatz, der High Speed Constraining und integrierte Analyseschritte zur Einhaltung der verschiedenen Entwurfsregeln verbindet.

Jetzt ansehen
Mythos oder Realität der PCB-Simulation
  • Webinare
Juni 07, 2020
Mythos oder Realität der PCB-Simulation

In dieser Präsentation werden die Vor- und Nachteile der verschiedenen Simulationswerkzeuge sowie die Motivation für deren Einsatz im PCB-Entwurfsprozess vorgestellt.

Read now

Related Blog Posts

Calculate Trace Length from Time Delay Value for High-speed Signals
  • Blog
Juli 11, 2019
How to Calculate Trace Length from Time Delay Value for High-speed Signals

To keep a good high-speed signal quality from driver to receiver on a PCB is not an easy task for designers. One of the most challenging issues is managing the propagation delay and relative time delay mismatches. Let me take you through the process...

Read now
The risks of crosstalk.
  • Blog
März 28, 2019
“You’re connected now caller” The risks of crosstalk.

Wussten Sie, dass der Ausdruck "Übersprechen" (engl. Crosstalk) aus der Zeit der Telefonzentralen stammt, in denen Mitarbeiter Anrufer miteinander verbunden haben, die manchmal ungewollt das Gespräch eines anderen hören konnten? Man sprach im wahrsten Sinne des Wortes über eine andere Leitung hinweg.

Read now
iStock-1018474784-e1549030959960-1-510x310
  • Blog
Februar 28, 2019
Inside Signal Integrity: Impedance Control - Part 2

In part 1 of this blog we took a back-to-basics approach and discussed line impedance and its effects in signal integrity. As every electrical conductor comprises capacitance, an inductance, and a frequency-dependent ohmic resistance, and with increasing frequencies, these electrical characteristics will influence and distort the signal.

Read now
iStock-1018474784-e1549030959960-510x310
  • Blog
Februar 21, 2019
Inside Signal Integrity: Impedance Control - Part 1

Impedance and impedance control belong to the oldest and most often discussed topics in PCB design. They are especially important with the high-speed design when related to signal integrity. In this, the first of a two-part blog, we’ll go back to the basics of impedance/impedance control and consider what influences line impedance. In part two, we’ll set about controlling it.

Read now
Routing PCB Differential Pairs
  • Blog
August 16, 2018
What You Really Need to Know When You're Routing PCB Differential Pairs

Tips for when routing differential pairs - You can tell when something isn’t as clear as it should be. The same questions come up time and again. You ask three experts and get three different answers. Routing differential pairs can be like that. Why? Because “it depends” - on exactly what signals those pairs are carrying and what kind of PCB you’re creating.

Read now
You can tell when something isn’t as clear as it should be. The same questions come up time and again. You ask three experts and get three diffe...

Haben Sie eine Frage? - Kontaktieren Sie Zuken

Für weitere Informationen darüber, wie Zuken Ihren Designprozess unterstützen kann, kontaktieren Sie Zuken
Kontaktieren Sie uns