Vielen Dank für Ihre Anmeldung

Die Zustellung der Teilnahmebestätigung durch die E-Mail-Server kann bis zu 10 Minuten in Anspruch nehmen

Absender der E-Mail-Bestätigungen:


Sollten Sie keine E-Mail-Bestätigung erhalten

  • Bitte sehen Sie in ihrem SPAM-Filter nach
  • Vergewissern Sie sich, dass die von Ihnen angegebene E-Mail-Adresse korrekt war
  • Schicken Sie uns eine E-Mail mit einem Hinweis darauf, was Sie herunterzuladen versuchten: website@zuken.com

Diese Webinare könnten ebenfalls für Sie von Interesse sein

  • Webinar
November 18, 2019
PCB Design mit DDR5

Im einem gemeinsamen Webinar mit Keysight Technologies betrachten wir die besonderen Anforderungen von DDR5 Speicherbausteinen und geben einen Überblick über den Design Prozesse mit CR-8000 von der Pre-Layout-Simulation über das dann zum constraint-basierten High-Speed-Routing bis zur Systemanalyse in Keysight ADS.

WATCH NOW
Im gemeinsamen Webinar mit Keysight Technologies erfahren Sie, wie Sie mit DDR5 erfolgreich auf den Markt kommen
  • Webinar
Mai 20, 2019
Kollisionen vermeiden mit 3D-Produktvisualisierung

Dieses Webinar stellt einen Ansatz vor, mit dem die ECAD / MCAD-Zusammenarbeit Teil Ihres Standarddesignprozesses werden kann. Mit der Möglichkeit, MCAD-Daten zu importieren und mehrere Leiterplatten innerhalb des Gehäuses auszurichten und Kollisionen zu erkennen, lassen sich Korrekturen problemlos durchführen.

Read now
  • Webinar
April 25, 2019
Praxisnahe Signalintegrität für eine verbesserte EMV-Kontrolle im PCB-Design

In unserem Webinar geben wir eine Einführung in die Herausforderungen der Signalintegrität und die zugrunde liegenden physikalischen Effekte. Dies bildet die Grundlage für praktische Tipps zur Bewältigung der damit verbundenen Herausforderungen beim PCB-Design.

Read now
  • Webinar
Dezember 12, 2018
Die Freigabe von Designs an PLM ist komplexer als gedacht

In diesem Webinar werden die verschiedenen Release-Profile von Work in Progress (WIP) zu einem fertigungsorientierten PLM-System diskutiert, gefolgt von der Demonstration von Best Practices, die die Arbeit einfacher und zuverlässiger machen können.

Read now
  • Webinar
November 28, 2018
Fehlerhafte FPGA-I/O-Zuweisungen durch Co-Design vermeiden
Webinar, Design Force
  • Webinar
November 28, 2018
Leiterplattenentwicklung mit Hilfe einer Engineering Knowledge Base - mit Circuit DR-Navi
Webinar, Design Force