• Anwenderbericht

Olivetti

PCB-Größen variieren von 5 bis 20 Quadratzoll und eine typische Platine für einen Drucker hat acht Lagen und 500 Komponenten. Je nach der Zusammensetzung aus passiven Bauteilen und ICs variiert die Anzahl der Pins/Pads von 1.800 bis 2.200 und die Anzahl der Netze von 900 bis 1.700. Valetti erzählt dazu: “Eines der komplexesten Designs, das wir vor kurzem gemacht haben, hatte 902 Komponenten, von denen drei BGAs mit hoher Pin-Anzahl waren. Insgesamt gab es bei diesem Design etwa 3.000 Pins/Pads und etwa 2.000 Netze.”

Mit dem Einsatz von Zukens CADSTAR hält Olivetti an einer ehrgeizigen Technologie-Innovations-Roadmap fest, ohne dabei Zeit- und Volume-to-Market-Ziele zu gefährden. “Wir sind sehr zufrieden mit CADSTAR, dessen Präzision bei den relativ geringen Kosten sehr beeindruckend ist. Und wir sind sehr zufrieden mit Zuken als Unternehmen. Wir haben früh erkannt, dass der Support vor Ort wichtig sein wird, und das hat sich auch bewahrheitet. Das gibt uns die Sicherheit, auch bei zukünftigen Projekten auf CADSTAR zu setzen.”

Olivetti hat erkannt, dass es die Zuverlässigkeit nur durch gründliche Testverfahren und den Einsatz neuester Technologien sicherstellen kann. Design for Testability steht bei Olivetti daher ganz oben auf der Prioritätenliste. “Die bestmögliche Fertigungsqualität trägt wesentlich dazu bei, die Zuverlässigkeit der Produkte im Alltag zu gewährleisten und den guten Ruf von Olivetti zu erhalten. Funktionstests reichen für die meisten unserer Leiterplatten aus, und für die meisten führen wir außerdem In-Circuit-Tests (ICT) durch, um die elektrische Verbindung zwischen Pins/Pads zu verifizieren, die Bauteilwerte für passive Bauteile zu verifizieren und auf mögliche Kurzschlüsse zu prüfen.

In einigen Fällen wird auch eine automatisierte optische Inspektion (AOI) durchgeführt.” Für ICT ist es notwendig, dass die Leiterplatten Testpads haben, und in dieser Hinsicht hat Olivetti hohe Erwartungen: “In einer idealen Welt würden wir einen Testpunkt pro Pin/Pad haben, aber das ist einfach nicht möglich. Stattdessen streben wir einen pro Netz an, und bei Boards mit hoher Packungsdichte bedeutet das manchmal Testpunkte auf beiden Seiten – was sich auf die Kosten auswirkt – also versuchen wir das möglichst zu vermeiden.”

Die Testingenieure des Teams stellen die Abmessungen der Testpunkte sowie die Abstandsanforderungen (zwischen den Testpunkten und zwischen Testpunkten und Komponenten) zur Verfügung, und es liegt in der Verantwortung von Valetti, diese zu platzieren. Einige der Testpunkte stammen aus blinden oder versenkten Netzen, und natürlich kann auch die Einführung von Testpunkten selbst die EMV beeinflussen. Hier kommt CADSTAR zum Einsatz. “Die eingebauten Designregeln des Tools sind für die Topologien, mit denen wir zu tun haben, äußerst nützlich. Die Regeln kontrollieren, was wir tun, sind aber gleichzeitig flexibel.”