Defining and Routing PCB Constraints for DDR3 Memory Circuits: How-to Movies


As Zuken technology partners, we are often asked about how best to set PCB constraints for double-data-rate (DDR) memory, and how to route to those constraints. This question arose recently when we were asked to create a common style of DDR3 design for training, and we tried mining the web for detailed information on PCB constraints. There had to be something out there, we thought.

We were right; but unfortunately the detail had to be excavated from a vast and comprehensive pile of information about devices and controllers. It was hard to find a brief but clear description of what a PCB designer needs, and why, for a basic DDR3 circuit.

PCB Design of a DDR3 Memory Circuit

Necessity being the mother of invention I worked with Kevan Keech, an expert PCB designer,  to create the most straightforward, realistic example we could think of – captured in three short movies.

In the first movie I explain the circuit, routing topology and constraints.

In the second movie, Kevan constrains the PCB design.

In the final movie, Kevan routes the PCB design step-by-step and at the end we summarize the results.

We use a single design example from start to finish – a controller connected to five 1-Gbitx8 SDRAM devices. Levelling is enabled so that the SDRAMs can be routed using fly-by topology, as defined in JEDEC standards and elsewhere.

After watching these movies, you will understand:

  • What key routing constraints you need for a memory circuit, such as that outlined in the movies
  • How to adjust routing to balance impedance of lead-in and loaded sections as specified in JEDEC standards and why you might need to do so
  • How to place SDRAM components for optimum performance
  • How to constrain the PCB design
  • How to route accurately to DDR3 constraints
  • How to ensure constraints have been met.

We hope you enjoy the movies and find them useful.

If you’ve taken a look, why not leave a comment below!

This blog post was co-written by John Berrie and Kevan Keech, based in the Zuken, Bristol, UK office.

Jane Berrie
Jane Berrie
Electronic Design Technology Partner
Jane Berrie is an EDA product innovator and technical marketing content creator, focusing on high-speed design and signal integrity. She is a published author of technical articles and a past session chair at the annual Design Automation Conference (DAC). Jane enjoys managing themed charity events, disco and going out with friends.
  • Blog
Mai 06, 2024
Abhilfe für den Fachkräftemangel im PCB-Design durch KI

Angesichts des Fachkräftemangels in vielen Branchen finden sich immer mehr Ingenieure in Positionen wieder, die Fähigkeiten erfordern, für die sie nicht speziell ausgebildet wurden. Was wäre, wenn wir diese Lücke mit Hilfe der KI-Technologie schließen könnten? Erfahren Sie mehr.

Read now
Reuse of Schematic and Layout Modules in PCB design
  • Webinare
April 16, 2024
Effiziente Aktualisierung von abgekündigten Bauteilen in PCB-Designs

Dieses Webinar wird demonstrieren, wie das Zuken CR-8000 Enterprise PCB Design System Aktualisierungen und Neugestaltungen automatisiert, um auf die Obsoleszenz von Komponenten zu reagieren. Erfahren Sie, wie Sie betroffene Module identifizieren, Designs mit einer schematischen Modulbibliothek aktualisieren und Layout-Änderungen intelligent unterstützen.

Watch Now
  • Blog
Januar 11, 2024
Herausforderungen bei der Nutzung von Künstlicher Intelligenz für das PCB-Design

Mit der Veröffentlichung von ChatGPT ist künstliche Intelligenz zu einem Thema geworden, das viele Emotionen ausgelöst hat. In unserem Blog gehen wir der Frage nach, ob KI zur Unterstützung von Zukens Kerngeschäft, der Lösung komplexer Designherausforderungen wie PCB-Layout und Routing, eingesetzt werden könnte.

Read now
Entwurfs-Techniken für das effiziente Design von DDR4 Speicher-Interfaces
  • Blog
Dezember 05, 2023
DDR4 Design Masterclass: Entwurfs-Techniken für das effiziente Design von DDR4 Speicher-Interfaces

Die derzeit weit verbreitete DDR4 Speichertechnologie stellt in der aktuellen Technologielandschaft oft eine schwierige Herausforderung im Designprozess einer elektronischen Anwendung dar. Finden Sie heraus, was zu beachten ist.

Read now