Integrità del segnale, della potenza, EMC

CR-8000 include strumenti di simulazione e analisi completamente integrati per verificare tutti gli aspetti dei tuoi progetti a scheda singola o multipla.

Un ambiente di simulazione e analisi completo

Durante la progettazione dei circuiti, Design Gateway fornisce simulazione integrata, analisi e controllo delle regole elettriche.

Durante il layout del PCB, Design Force ha incorporato l'integrità del segnale, l'integrità dell'alimentazione, le interferenze elettromagnetiche.

Gli strumenti di compatibilità elettromagnetica forniscono un unico ambiente per tutti i requisiti di simulazione e analisi del tuo team di progettazione.

Integrità del segnale

Pianificazione della topologia in fase pre-layout
Pianificazione dell’impedenza con risolutore di campo integrato che utilizza modelli di interconnessione a dispersione

Simulazione interattiva del dominio del tempo per un’analisi precisa di tempi, riflesso e diafonia
Considerazione dei modelli IBIS Buffer
Utilizzo modelli basati su parametri SPICE e S nel dominio del tempo
Analisi dei risultati delle misurazioni automatiche di tempi, obliquità e SI
Ottimizzazione della topologia grazie all’uso di sweep dei parametri
Valutazione della diafonia in topologie e scenari accoppiati
Esplorazione dell’impatto delle tolleranze di produzione e delle proprietà dei materiali sul funzionamento del SI
Utilizzo di una libreria di simulazione completa per la gestione dei modelli

Time-domain Eye Pattern Analysis for parallel busses and serial links
Inspect Setup and Hold timing
Define Eye Masks and measure against them

Time Domain Reflectometry for interconnect optimization
Drive TDR-Analysis with different speed levels
Inspect TDR impedances for single line and differential pair interconnects
Consider feed-in/out lines

Wideband S-Parameter calculation for interconnect optimization up to 15 GHz
Inspect Mixed-mode S-Parameters
Export S-Parameters to Touchstone files
Enforce causality where needed

AMI simulation for gigabit SERDES channel optimization
Characterize serial links (S-Parameter, Transfer function, Impulse response)
Consider various types of Jitter (TX and RX)
Easy-to-use parameterization of AMI models
Inspect time-domain waveforms
Visualize Eye Pattern and Bathtub curves
Measure Eye Openings
Calculate Bit Error Ratio (BER)

Power Integrity and EMI Analysis

Full board, fast und efficient EMI screening tool identifying major EMI sources
Evaluate common mode and differential mode emissions
Visualize I/O crosstalk regions
Consider various antenna mechanisms

Wideband PI-Analysis of supply systems up to 15 GHz
Detect and visualize high AC-impedance regions in supply systems, exploring root causes of resonances
Evaluate Decap efficiency and mounting inductances, visualize Decap impedances
Define virtual Decaps for what-if scenarios
Optimize decoupling strategies, identifying “fear”-Decaps

DC-Analysis of supply systems identifying voltage drops and high current load regions
Visualize DC-current and -voltage distribution
Identify insufficient supply voltages at IC power pins
Identify stressed Vias under high DC-current load
Extract DC-resistances between power pins
Drive supply system with alternative voltage sources for what-if’s

Risorse correlate

Visualizza tutte le risorse

Webinar

Novembre 18, 2019

How to be First to Market with DDR5!

DDR5 is the latest generation of memory. In this joint webinar with Keysight Technologies, we’ll begin with pre-layout simulation, then transition to CR-8000. The design will then be verified by Electromagnetic (EM) simulation and system simulations in Keysight ADS, in order to build confidence in the final DDR5 design.

Read now