Corso di formazione: Signal and Power Integrity for PCB Design Engineer
L’aumento delle frequenze di lavoro, la conseguente riduzione dei tempi di commutazione dei segnali e la riduzione delle potenze in gioco complicano la progettazione dei PCB.
Questo corso fornisce le competenze necessarie per affrontare con successo le problematiche di Signal e Power Integrity.
Cosa imparerai
Durante le due giornate di formazione, il relatore Ralf Brüning Product Manager High Speed Design Solutions e Senior Consultant, Zuken GmbH guiderà i partecipanti attraverso i principi fondamentali e le best practice di progettazione, tra cui:
- Pianificazione dello stack-up
- Disadattamento di impedenza e riflessione
- Effetti dei signal-stubs e delle vias ad alta frequenza
- Gestione dello skew nei bus ad alta frequenza
- Power Distribution Network (PDN)
- Risonanze nei piani di alimentazione
- Differential mode e common mode
- Strategie nel posizionamento dei condensatori di disaccoppiamento
A chi è rivolto il corso
Il corso è rivolto a progettisti di PCB, a ingegneri elettronici che desiderano migliorare l’affidabilità dei propri progetti e a team di R&D interessati a ottimizzare i processi di design riducendo tempi e costi di debug.
Nota bene: i clienti che lo desiderano potranno sottoporre un loro progetto ad un’analisi di signal e power integrity che verrà condotta prima del corso e che verrà discussa durante lo svolgimento dello stesso.
I progetti dovranno pervenire entro il 10 gennaio. Tra quelli ricevuti verranno analizzati i 2 ritenuti più significativi.
Agenda
Day 1: High-Speed Design Methodology, Basic Concepts, Constraining, Transmission Lines and Signal Integrity
- Motivation High-Speed Design
- Design Rules and Constraints, Constraint Sources and how to implement in the ECAD Flow
- Constraint Validation, Pre-Layout Signal Integrity Simulation
- Impedance and Layer-Stack Design
- Signal Transmission, Losses/Skin-Effect, electric and magnetic fields
- Return Path Issues
- Single Ended vs. Differential Signal Transmission
- Signal Integrity Effects: Reflection, Ringing, Crosstalk
- Termination Strategies to minimize reflections
- Impact of signal topology on signal integrity
- Simulation Models, IBIS, SPICE and beyond
- Very high-speed Signal Integrity: S-Parameter Analysis. Introduction into SERDES
- Applied High-Speed Design: Implementation and Validation Steps for DDR3/DDR4 Interfaces
Day 2: Power Integrity and EMC of PCBs
- Power-Distribution Networks (PDN) of Printed Circuit Boards
- Resonance Aspects and Impedance behaviour of PDNs
- Inductance and Capacitance Effects on PDNs
- IR-Drop, Current and Voltage Distribution
- Decoupling Capacitors, Decoupling Strategy and Optimization
- Power-Integrity Constraints and Power-Integrity Analysis Strategies
- The impact of Signal- and Power-Integrity to the EMC behaviour of PCBs
- Radiated Emissions, Parasitic EMC antennas, resonances, fields
- Differential Mode/Common Mode EMC effects
- EMC Analysis methodologies for PCBs
Materiale del corso
E’ possbile scaricare la presentazione del corso cliccando questo link.
Infomazioni aggiuntive
- Date: 3-4 febbraio 2026
- Orari: 9:30 – 16:00
- Sede del corso: Padova (ulteriori dettagli saranno comunicati in seguito)
- Modalità: in presenza
- Lingua: inglese tecnico con supporto in italiano per chiarimenti
- Lo svolgimento del corso è subordinato al raggiungimento di un numero minimo di 10 partecipanti.