Scambio ottimizzato di vincoli
La Release 2025 migliora il trasferimento delle regole di timing, skew e ritardo tra Design Gateway e Design Force, offrendo i seguenti vantaggi:
- Implementazione coerente delle specifiche dal livello di sistema alla realizzazione fisica
- Applicazione uniforme dei vincoli su tempi di propagazione, skew e topologie per interfacce ad alta velocità (es. DDR, PCIe, SerDes)
- Eliminazione delle sincronizzazioni manuali, con minore rischio di incoerenze nella definizione dei vincoli