Webinar: Architekturplanung auf Systemebene mit System Planner

(Webinar in englischer Sprache)

Oftmals erfolgt die Planung von Elektroniksystemen mit verschiedenen Tools, die eigentlich nicht für diese Aufgabe ausgelegt sind. Das ist nicht nur ineffizient und erfordert Improvisationstalent, sondern zwingt Anwender auch dazu, Daten zur Design-Planung zu einem späteren Zeitpunkt in die eigentlichen Design-Tools einzugeben.

Bei System Planner jedoch geht nichts verloren. Alle Design-Daten werden in den Design-Prozess gespeist, sodass Entwickler und Layout-Designer sofort mit der eigentlichen Arbeit beginnen können. Mit System Planner können Sie logische, 2D-, 3D- und parametrische Systemaspekte planen und optimieren. Diese Daten bleiben dabei ständig miteinander verknüpft. Darüber hinaus lassen sich Systeme über mehrere Leiterplatten hinweg partitionieren, sodass die Funktionen und das Floorplanning jedes einzelnen Boards verbessert werden. Folglich wird jedes Board leistungsfähiger, und die Größe bzw. Anzahl der Boards im Gesamtsystem wird reduziert.

Zielgruppe:

  • Systemarchitekten und Hardware-Entwickler, die elektronische Systeme planen, entwickeln, partitionieren und optimieren
  • Manager, die für Design-Gruppen elektronischer Systeme zuständig sind

Inhalte:

  • Wie lassen sich logische, physische und parametrische Design-Planung in einem Entwicklungs-Tool vereinen, sodass Sie bereits im Vorfeld wichtige Entscheidungen treffen und diese in den Entwicklungsprozess übernehmen können und Entwickler und Layout-Designer so bei der Design-Implementierung und Umsetzung der Konstruktionsabsicht unterstützen?
  • Wie lässt sich die Zusammenarbeit zwischen Design-Abteilungen verbessern, damit eine intelligente Echtzeit-Design-Abwägung in einer gemeinsamen Umgebung möglich wird?
  • Wie lassen sich Designs möglichst effizient wiederverwenden, z. B. aus einer Bibliothek mehrfach wiederverwendeter Module oder bewährter Designs?
  • Wie lassen sich Anzahl und Größe der Leiterplatten durch optimiertes Floorplanning und die Verteilung mehrerer Leiterplatten im Produkt bzw. System verringern?
  • Wie lassen sich Bauteileinsatz, Kosten, Verfügbarkeit sowie Stücklistenqualität vor der Weiterleitung des Designs optimieren?

Dauer:

  • 20 Minuten