I/O-Optimierung mit 3D System-on-Chip (SoC), System-in-Package (SiP) und PCB Co-Design – mit Design Force

(Webinar in englischer Sprache)

I/O optimization webinar

I/O-Optimierung SoCs und andere innovative Packungsformen (wie z.B. System-in-Package oder Package-on-Package) und Leiterplatten-Layouts werden in der Regel in getrennten Umgebungen durchgeführt.

Dieses Webinar soll helfen, Systembrüche zwischen den Chip-, Package und Board-Design-Umgebungen zu erkennen und Methoden untersuchen, wie Verbindungsstrukturen optimiert, die Zusammenarbeit im Entwicklungsablauf verbessert und die Nachverfolgbarkeit des Signalverhaltens über die gesamte Systementwicklung realisiert werden kann.

Lerninhalte:

  • Eine Methode zur Reduzierung von Design-Durchläufen
  • Erkennen von Prozessbrüchen und manuellen Übergaben im Entwicklungsprozess
  • Optimierung der Verbingunsstruktur auf Systemebene
  • Minimierung von aufwändigen Datentransfers

Zielgruppe:

Entwicklungsleiter, Produktmanager, Elektronikentwickler, Mechanikkonstrukteure, PCB Designer