Co-Design von Chip, Package und Board

Chip package board co-design in native 3DDesign Force ist die erste native 3D PCB-Entwicklungsumgebung, die eine hierarchische Beziehung zwischen Chip, Package und PCB in einem durchgängigen System abbilden kann. Dies ermöglicht ein paralleles Arbeiten für mehrere Entwicklungsteams, die so das System in einem echten Co-Design Ansatz entwickeln können und dabei bewährte Arbeitsweisen und Workflows flexibel einsetzen können. Design Force verfügt über einen Multi-Board Constraint-Manager, mit dem die Verbindungsstruktur zwischen Chip, Package und Leiterplatte definiert werden kann und der die Möglichkeit bietet, die Verbindungen auf Systemebene darzustellen, zu analysieren und ihre Gesamtlänge zu ermitteln.

Vorteile

  • Ein Multi-Board Constraint-Browser vereinfacht die hierarchische Systemdefinition und ermöglicht die Visualisierung und Analyse der Verbindungen auf Systemebene.
  • Chip- oder Package-zentrisches Interposer-Design mit Through-Silicon-Vias (TSVs) und bidirektionaler Unterstützung von IC Layout-Werkzeugen über LEF/DEF Formate.
  • Durch die Unterstützung von OpenAccess können Redistribution-Layer und Interposer auf Basis des IC-Designs und der dazugehörigen Manufacturing-Regeln erstellt werden.
  • Ball-Map-Optimierung mit Co-Design von Packages und PCBs
  • Schnell verfügbare Machbarkeitsstudien für Chip-Redistribution-Layers (RDL) und Packages zur Reduzierung der Lagenanzahl und Verbesserung der Verbindungseigenschaften zwischen Chip, Package und Board

Co-designh with TSVsDesignForce arbeitet nativ in einer OpenAccess-Umgebung und kann LEF/DEF-Files bidirektional mit IC-Layout-Werkzeugen austauschen. Dies ermöglicht ein effizientes Co-Design, bei dem die Design-Regeln auf Chip-Ebene mit den Anforderungen der Leiterplattenfertigung abgestimmt werden können. Zur Verbesserung des Signalverhaltens und zur Optimierung der Fertigungskosten können die I/O Pinbelegungen von Bump- und Ball-Patterns, das Routing von Redistribution Layers und Interposer, sowie das Escape-Routing vom Anwender definiert werden.

Während der Konzeptionsphase ermöglicht Design Force die Durchführung von Routing- und Machbarkeitsstudien zu einem frühen Zeitpunkt im Designprozess. Zur Bewertung von Implementierungsalternativen können Design-Muster erstellt oder wiederverwendet werden. Mit dieser echten Co-Design-Plattform können Designs von der Konzeptstudie bis zur finalen Implementierung in einer durchgängigen Umgebung entwickelt werden. Begleitend dazu können Signal-Integrity- und Power-Integrity-Analysen durchgeführt werden, oder über Schnittstellen an Best-in-Class Simulations- und Analysewerkzeuge von Ansys, Keysight, National Instruments, CST und Synopsys übergeben werden.

Bei der Unterstützung neuer Industriestandards, wie dem neuen LBP Format (Large Scale Integrated Package-Board-Format) arbeitet Zuken eng mit IEEE und JEITA zusammen. Über LBP können interdisizplinäre Entwicklungsteams Netzlisten auf Systemebene, Bauteilinformationen, Design-Regeln und viele andere Parameter untereinander austauschen. Diese neue Methode für den Austausch von Informationen im Entwicklungsprozess trägt wesentlich zur Vermeidung von kostspieligen Fehlern bei, die beim Informationsaustausch insbesondere über Textdateien oder Spreadsheets auftreten können.