Lösung für Signalintegrität während und nach Layout

CADSTAR SI Verify

CADSTAR Signal IntegrityHighspeed-Schnittstellen wie DDRx und PCI Express weisen komplexe zeitliche Anforderungen auf, die durch die Anwendung herkömmlicher Faustformeln nicht erfüllt werden können, um eine effektive Signalqualität zu gewährleisten. CADSTAR SI Verify ist eine umfassende Lösung für die Prüfung während und nach dem Layout, mit der Entwickler, Layout-Designer und Spezialisten im Team ihr Design in einem nahtlosen Prozess bearbeiten, organisieren, mit Constraints versehen und überprüfen können. Diese Lösung unterstützt sie dabei, effizienter zu arbeiten, Kosten zu minimieren und Markteinführungszeiten generell zu verkürzen. CADSTAR

CADSTAR Signal Integrity Verify nutzt die tabellenartige Oberfläche von Constraint Browser, die auch die Design-Navigation und Constraint-Eingabe in die Werkzeuge CADSTAR Place and Route, Signal Integrity Verify und Power Integrity Advance vereinfacht.

Vorteile und Funktionen

  • Bestandteil der CADSTAR Highspeed-Design-Suite für die gleichzeitige oder nachträgliche SI-Analyse und Constraint-Prüfung
  • Präzise Analyse der Übertragungsstrecke für die schnelle Berechnung von Reflexion und Übersprechung
  • Eingebettete Simulationsmodellbibliothek mit IC-Standardmodellen und einem IBIS-5.0-Parser
  • Unterstützung für Augendiagramme, Simulationen von Frequenzbereichen/S-Parameter-Modellen und Parameter-Sweeps
  • Unterstützung frequenzabhängiger Skineffekt- und ohmscher Verluste für präzise Simulationen im GHz-Bereich in Zeitbereichsanalysen
  • Durchführung virtueller Messungen am IC-Package-Anschlusspunkt oder direkt am Siliziumchip
  • Unterstützung von Impedanz für S-Parameter und Übertragungsleitungen in Frequenzbereichssimulationen mithilfe der Option zum Exportieren von S-Parameter-Daten im Touchstone-Format

Design-Verwaltung und -Navigation

CADSTAR SI – Constraint ManagerCADSTAR SI Verify nutzt die tabellenartige Oberfläche des Constraint Manager, um die Verwaltung von Designs, die Klassifizierung und die Constraint-Eingabe zu vereinfachen.
Mithilfe des Constraint Manager können Sie auf einfache Weise Simulationsergebnisse im SI-Simulator (Waveform Viewer) erzeugen oder die Constraint-Tabelle direkt mit Simulations- und Messergebnissen ausfüllen. Die Design-Baumansicht vereinfacht die Verwaltung und Klassifizierung von Netzen und Komponenten innerhalb eines Designs und ermöglicht die einfache Durchführung von „Was-wäre-wenn“-Analysen zur Ermittlung der besten Strategien für Terminierungen und Topologien von Signalen.

CADSTAR SI Verify enthält eine Standardbibliothek mit IC-Modellen. Sie können Ihre eigenen Modelle mit IBIS-, SPICE-Teilschaltungen oder benutzerdefinierten Übertragungsstrecken/konzentrierten Elementmodellen importieren oder erstellen, um die präzise Analyse kritischer Signale in Ihrem Design zu unterstützen.

Definition von Lagenaufbauten

CADSTAR SI – Configuration EditorLagenaufbauten können zur Ermittlung der charakteristischen Impedanz kritischer Übertragungsstrecken modelliert werden, in denen Leiterbahnprofil sowohl für den rechteckigen als auch trapezförmigen Modus berücksichtigt wird und die den eingebetteten Field Solver für die Finite-Elemente-Methode (FEM) oder Randelemente-Methode (BEM) und erweiterte Konstruktionsmaterialien unterstützen, um präzise Ergebnisse zu erzielen. Frequenzabhängige Verluste und induzierte Crosstalks für gekoppelte Leitungen werden für eine verbesserte Genauigkeit bei höheren Frequenzen eingeschlossen. 

Interaktive und Batch-Simulation

Mit CADSTAR SI Verify können sowohl im Zeit- als auch im Frequenzbereichsmodus Parameter der Übertragungsstrecken analysiert, eine schnelle Analyse von Reflexion und Crosstalk durchgeführt und Timing- und Verzögerungscharakteristiken gemessen werden. Sie können interaktive oder Batch-Simulationen für einzelne oder gekoppelte Leitungen durchführen, die eine Reihe grafischer Ergebnisse einschließlich der folgenden zurückgeben:

  • CADSTAR SI – AugendiagrammSpannung über Zeit
  • FFT (Fast Fourier Transformation) zur Identifizierung frequenzbasierter Hotspots
  • Schnelle Erstellung von Augendiagrammen mit Maske zur Überprüfung der Einhaltung von Spezifikationen
  • Frequenzbereichsanalyse für Übertragungsstreckenimpedanz und S-Parameter-Ergebnisse der gesamten Verbindung
  • Parameter-Sweeps für diskrete Werte, Leiterbahnparameter und Driver/Receiver-Modelle für die erweiterte Analyse von Highspeed-Oberflächen wie die Optimierung von ODT-Einstellungen
  • Anwenderfreundliche interaktive und automatische Messwerkzeuge zur Erfassung kritischer Punkte wie Anstiegs-/Abfallzeit und Über-/Unterschreitungen

Scenario Editor

CADSTAR SI – Scenario EditorDer grafische Scenario Editor ermöglicht die Prüfung alternativer Design-Strategien zur Beurteilung der bestmöglichen Methode zur Erreichung der Design-Ziele. Zur Evaluierung verschiedener Terminierungen und Netztopologien kann ein virtueller Prototyp entweder mittels vom Anbieter bereitgestellter IBIS-Modelle oder mit generischen Bauelementen aus der eingebauten Bibliothek erstellt werden.