Leiterplattenanalyse und -prüfung

Viele digitale Designs enthalten heutzutage Bauelemente und Technologien, bei denen komplexe Strategien erforderlich sind, um Signalintegrität und Zuverlässigkeit aufrecht zu halten und bei denen durch Highspeed-Oberflächen wie DDR und PCI Express spezifische Forderungen an das Timing gestellt werden, die mit herkömmlichen Methoden nicht mehr gelöst werden können.

Erweiterungsoptionen:


EMC Adviser

CADSTAR EMC AdviserEMC Adviser überprüft das Design im Hinblick auf verschiedene EMV-Aspekte anhand bestimmter integrierter EMV-Regeln. Hierbei werden die Ergebnisse des Field Solver zur Erzeugung von Parametern für die Übertragungsstrecke eingesetzt. Das Werkzeug analysiert das Design und generiert Einstufungen, mit denen die Wahrscheinlichkeit von Problemen angegeben wird. Problematische Design-Bereiche werden automatisch in verschiedenen Farben, abhängig von der Schwere des Problems, hervorgehoben.

CADSTAR Power Integrity Advance

Stromsignalintegrität

CADSTAR Power Integrity Advance ermöglicht im Verlauf des Leiterplatten-Entwicklungsprozesses mit CADSTAR eine schnelle und praktische Analyse der Stromsignalintegrität und der elektromagnetischen Interferenz, mit EMI, AC- und DC-Stromaufnahmemessung, um die beste Entkoppelungs- und Stromverteilungsstrategie für das Layout zu ermitteln.

CADSTAR

Signalintegrität

CADSTAR SI (Signal Integrity) Verify ist ein umfassendes Werkzeug zur Prüfung der Signalintegrität vor und nach dem Layout, mit dem Entwickler das Design organisieren, Constraints festlegen, prüfen und analysieren und so Risiken minimieren, die Zahl der Prototypen reduzieren und Entwicklungszyklen verkürzen können.